|
|
|
仕様 |
|
|
アーキテクチャ |
- プロセッサごとに2つのスレッドを搭載したチップマルチスレッディング（CMT）プロセッサ
- ベースは2本のUltraSPARC IIIパイプライン
- 64ビットSPARCアーキテクチャVIS命令セット
- 66,000,000トランジスタカウント
- 4ウェイスーパースケーラ
- 14ステージのノンストーリングパイプライン
|
プロセステクノロジ |
- CMOS.13ミクロンプロセス
- 1368ピンのフリップチップセラミックLand Grid Array（LGA）
|
インターコネクト |
- 動作周波数150MHzのSun Fireplaneインターコネクト
|
|
L1キャッシュ（パイプラインごと） |
- 64KB 4ウェイデータ
- 32KB 4ウェイ命令
- 2KB ライト、2KBプリフェッチ
|
L2キャッシュ |
- 外部16MB（パイプラインごとに8MBへの排他的アクセス）
- オンチップコントローラ及びアドレスタグ
|
|
ページ先頭へ
1000を超えるプロセッサ／システムのアーキテクチャをサポートする、マルチプロセッシングスケーラビリティ |
|
最大メモリ |
プロセッサごとに16GBのメモリサブシステム |
メモリコントローラ |
2.4GB/sで最大16GBのメインメモリまでアドレス指定可能なオンチップメモリコントローラ |
|
バスインタフェース |
Sun Fireplaneインターコネクト |
|
消費電力 |
1.2GHz、1.35ボルトコア電圧で最大108ワット |
|
ページ先頭へ
|
